PAT-NO:

JP404127468A

DOCUMENT-IDENTIFIER: JP 04127468 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR

INTEGRATED CIRCUIT DEVICE

PUBN-DATE:

April 28, 1992

INVENTOR-INFORMATION:

NAME

MIYATAKE, HISAFUMI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP02248252

APPL-DATE: September 18, 1990

INT-CL (IPC): H01L027/108, H01L027/04

US-CL-CURRENT: 257/301, 257/304

ABSTRACT:

PURPOSE: To flatten not only the substrate on which a BPSG film is formed as a layer insulating film, but also the surface of the BPSG film, by forming two kinds of trenches, a shallow and deep trenches, into a semiconductor substrate and forming a transfer gate so that the transfer gate can be buried in the shallow trench.

CONSTITUTION: A shallow transfer gate trench 12 of about 400nm in depth is formed by subjecting a substrate to reactive sputter etching. Then a

capacitive trench 6 of about 4μ m in depth id formed etching the substrate. Then, after a phosphor-doped capacitive film 2 of polycrystalline silicon having a thickness of about 600nm is deposited on the entire surface of the substrate by a CVD method, a photoresist film 11d is formed on the surface of a desired area including the capacitive trench 6. After the film 11d is formed, a phosphor-doped polycrystalline silicon transfer gate film 4 of about 300nm in thickness is deposited on the entire surface by a CVD method. In addition, a photoresist film 11e for forming a transfer gate is formed by patterning the film 4. After the film 11e is formed, the film 4 is patterned by making reactive sputter etching by using the film 11e as a mask.

COPYRIGHT: (C) 1992, JPO&Japio

⑫ 公 開 特 許 公 報(A) 平4-127468

®Int. Cl. 5

識別記号

庁内整理番号

码公開 平成 4年(1992) 4月28日

H 01 L 27/108

C 7514-4M

H 01 L 27/10 8624-4M 8624-4M

325 D 3 2 5 H

審査請求 未請求 請求項の数 1 (全6頁)

69発明の名称

半導体集積回路装置の製造方法

願 平2-248252 20特

願 平2(1990)9月18日 22出

宮 竹 720発 明 者

尚史

東京都港区芝5丁目7番1号 日本電気株式会社内

日本電気株式会社 ⑪出 願 人

東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原

> ЯB £M1

発明の名称

半導体集積回路装置の製造方法

特許請求の範囲

トレンチ型DRAMの記憶回路部の製造方法に

半導体基板に表面から内部に向かう浅欝及び深 湖を形成する工程と、

前記半導体基板表面及び前記浅荷並びに前記深 隣の湖内壁に、絶縁態を形成する工程と、

前記深端にポロン及び砒素をイオン注入し、前 記浅淵にポロンをイオン注入する工程と、

前記半導体基板表面にリンドープ多結晶シリコ ン膜を堆積し、かつ前記浅湖並びに前記深溝の内 部に前記リンドープ多結晶シリコン膜を充填する 工程と、

前記リンドープ多結晶シリコン額をエッチング し、前記浅溝並びに前記深溝の内部にのみ前記り ンドープ多結晶シリコン膜を残し、前記浅滞をト ランスファゲートとし、前記深游を容量とする工 段と、

全面に層間絶縁膜としてのBPSG膜を堆積す る工程と、

前記BPSG膜の所定部分に、コンタクト溝を 形成する工程と、

ディジット線を形成する工程と、

を含むことを特徴とする半導体集積回路装置の製 造方法。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路装置の製造方法に関 し、特にトレンチ型DRAMの記憶回路部の製造 方法に関する。

〔従来の技術〕

従来のトレンチ型 DRAMの記憶回路部は、次 のような工程で形成されていた。

まず、半導体基板表面にマスク層を形成し、選

択的にフィールド酸化膜を形成する。

次に、溝エッチング用のマスクとなるフォトレ ジスト膜を形成し、反応性スパッタエッチングに より半導体基板にトレンチ型容量部となる満を形 成する。

次に、この海の内壁にボロンを、湖内壁及び湖閉口部周辺に砒素をイオン注入し、半導体基板表面及び海内壁表面に酸化膜を被着する。更に湖内部のみを充填するようにリンドープ多結晶シリコン膜を被着、加工する。

次に、ゲート酸化膜を形成し、ボロンをイオン 住入し、更に再びリンドープ多結晶シリコン膜を 被着し、フォトリソグラフィ技術によりこのリン ドープ多結晶シリコン膜からなるトランスファゲ ートを形成する。続いて、トランスファゲートを マスクにして砒素のイオン注入を行ない、拡散層 を形成する。

次に、全面に層間絶縁膜としてのBPSG膜を 堆積し、フォトリングラフィ技術によりBPSG 膜に拡散層に至るコンタクト海を設け、WSi膜 を堆積、加工してWSi膜からなるディジット線を形成し、トレンチ型DRAMの記憶回路部を形成する。

(発明が解決しようとする課題)

ところが上述した従来の半導体集積回路装置の 製造方法では、リンドープ多結晶シリコン族から なるトランスファゲートを半導体基板上に形成 し、その上に層間絶縁膜としてのBPSG膜を形 成するため、ディジット線と砒素イオン注入にあり り形成された拡散層とのコンタクトをとるための コンタクト病の深さが深くなり、ディジット線 なるWSi膜のコンタクト流側壁及び底辺部での 形状が悪くなり、ディジット線の断線等の問題が 発生する。

本発明の目的は、上記欠点を解消して、ディジット線と砒素イオン住入により形成された拡散層とのコンタクトをとるためのコンタクト流の深さを浅くし、コンタクト流側壁及び底辺部でのWSi膜の形状を良くするトレンチ型DRAMの記憶回路部の形成方法を提供することにある。

[課題を解決するための手段]

本発明の半導体集積回路装置の製造方法は、

トレンチ型 DRAMの記憶回路部の製造方法において、

半導体基板に表面から内部に向かう浅溝及び深 溝を形成する工程と、

前記半導体基板表面及び前記浅端並びに前記深 隣の溝内壁に、絶縁膜を形成する工程と、

前記深端にボロン及び砒素をイオン住入し、前記浅溝にボロンをイオン住入する工程と、

前記半導体基板表面にリンドープ多結晶シリコン膜を堆積し、かつ前記浅溝並びに前記深溝の内部に前記リンドープ多結晶シリコン膜を充填する工程と、

前記リンドープ多結晶シリコン膜をエッチング し、前記浅溝並びに前記深溝の内部にのみ前記リンドープ多結晶シリコン膜を残し、前記浅溝をト ランスファゲートとし、前記深溝を容量とする工程と、

全面に周間絶縁膜としてのBPSG膜を堆積す

る工程と、

前記BPSG膜の所定部分に、コンタクト端を 形成する工程と、

ディジット線を形成する工程と、

を含んでいる。

[実施 例]

次に本発明について図面を参照して説明する。 第1図(a)~(j)は、本発明の第1の実施 例を説明するための工程順断面図である。

まず、800mm程度のフィールド酸化膜1を形成〔第1図(a)〕した半導体基板上に、フォトレジスト膜11aを形成し、反応性スパッタエッチングにより半導体基板をエッチングして深さ約400mmの浅いトランスファゲート端12を形成する〔第1図(b)〕。

次に、フォトレジスト膜11aを剝離した後、CVD法により膜厚10nm程度のマスク窒化膜13を半導体基板全面に堆積する。続いて、フォトレジスト膜11bをマスクにした反応性スパッタエッチングにより、マスク窒化膜13をパター

ニングする〔第1図(c)〕。

次に、フォトレジスト膜111 bを剝離した後、フォトレジスト膜11 cをマスクにした反応性スパッタエッチングにより、半導体基板をエッチングし、深さ約4μmの容量神 Bを形成する。続いて、フォトレジスト膜11 cをマスクにして、容量神 Bの側壁にポロンのイオン注入を行ないポロン拡散圏 7を形成する(第1図(d))。

次に、フォトレジスト膜11cを剝離した後、マスク窒化膜13をマスクにして、容量滞6の側壁及び容量滞6閉口部周辺に砒素のイオン注入を行ない、HI-C構造の容量砒素拡散層7aを形成する(第1図(e))。

次に、マスク窒化膜13をウェットエッチングにより除去した後、熱酸化法により約15 n m の 神酸化膜14を形成する。続いて、CVD法により800 n m 程度のリンドープの容量多結晶シリコン族2 を全面に堆積し、容量滞 8 を含めた所望の領域を覆うフォトレジスト膜11 d を形成する (第1図(f))。

11 e を剝離した後、トランスファゲート多結晶シリコン膜 4 をマスクにして、砒素のイオン注入を行ない、トランスファゲート滞 1 2 の間の空隙部分にコンタクト拡散層 8 を形成する(第 1 図(h))。

次に、全面に膜厚600nm程度のBPSG膜 3を堆積する。続いて、コンタクト拡散層8上以 外を覆うパターンを有するフォトレジスト膜11 『を形成する〔第1図(ⅰ)』。

次に、フォトレジスト膜11gをマスクにして BPSG膜3のエッチングを行ない、コンタクト 森10を形成する。続いて、フォトレジスト膜 11gを剝離した後、全面にWSi膜5を堆積 し〔第1図(j)〕、フォトリングラフィ技術に よりこれをパターニングしてディジット線を形成 し、トレンチ型DRAMの記憶回路部が形成される。

第2図(a)~(h)は、本発明の第2の実施例を説明するための工程順断面図である。

まず、600nm程度のフィールド酸化膜1を

でに、フォトレンスト膜11dをマスグを含まれるとのパターニンがでののないでは、フォトレンンがでは、フォーニングを含まれて、アーニングでのは、アーニングでのでは、アーニングでのでは、アーニングでのでは、アーニンがののないでは、アーニンがでは、アーニンがでは、アーニンがでは、アーニンがでいる。では、アーニンがでいる。では、アーニンがでいる。では、アーニンがでいる。では、アーニンがでいる。では、アーニンがでいる。では、アーニンがでいる。では、アーニンがでいる。では、アーニンがでいる。では、アーニンが、アードを表しているのでは、アードを表しているのでは、アードを表しているのでは、アードを表している。アードを表しているのでは、アードを表してのでは、アードを表しているのでは、アードを表しているのでは、アードを表しているのでは、アードを表しているのでは、アードを表しているのでは、アードを表しいるのでは、アー

次に、フォトレジスト膜11 e をマスクにした 反応性スパッタエッチングにより、トランスファ ゲート多結晶シリコン族 4 をパターニングする。 このエッチングにより、トランスファゲート お 1 2 は、トランスファゲート多結晶シリコン により充塡される。 続いて、フォトレジスト 旗

形成〔第2図(a)〕した半導体基板上に、フォトレジスト膜11gを形成し、反応性スパッタエッチングにより半導体基板をエッチングして深さ約400mmの浅いトランスファゲート滞12aを形成する〔第2図(b)〕。

次に、フォトレジスト膜11gを剝離した後、 Vth制御のためのポロンのイオン注入を行ない、半導体基板の露出面に熱酸化法による膜が 約20mmのゲート酸化膜9aを形成する。 続いて、CVD法により全面に300mm程度い ドープのトランスファゲート多結晶シリコン膜4aを地積する。更に、トランスファゲート多結晶シリコン膜4aをパターニングしてトランスファゲートを形成するためのフォトレジスト膜11hを形成する〔第2図(c)〕。

次に、フォトレジスト膜11hをマスクにした 反応性スパッタエッチングにより、トランスファ ゲート多結晶シリコン 膜4aをパターニングす る。このエッチングにより、トランスファゲート 棚12aは、トランスファゲート多結晶シリコン 膜4aにより充填される。続いて、フォトレジスト膜11hを剝離した後、フォトレジスト膜11iをマスクにした反応性スパッタエッチングにより、半導体甚板をエッチングし、でさ約4μmの容量滞6を形成する。続いて、フォトレジにののイオン住入を行ないポロン拡散層7を形成する(第2図(d))。

次に、フォトレジスト膜11iを剝離した後、トランスファゲート多結晶シリコン膜4aをマスクにした砒素のイオン注入を行ない、容量滞8間口部周辺にHI-C構造の容量砒素拡散層7aを形成すると同時に、トラクト拡散層8を形成する〔第2図(e)〕。

次に、熱酸化法により、容量滞 6 の側壁表面及び容量滞 6 閉口部周辺表面及びトランスファゲート多結晶シリコン族 4 a 表面に、約 1 5 n m の族厚の溝酸化族 1 4 a を形成する。続いて、CVD法により 6 0 0 n m 程度のリンドープの容量多結

晶シリコン膜2を全面に堆積し、容量滞6 a を含めた所望の領域を拟うフォトレジスト膜 1 1 j を形成する (第2図(『)〕。

次に、フォトレジスト膜11」をマスクにしてトランスファゲート多結晶シリコン膜4aを選択的にエッチングし、その後、フォトレジスト膜11」を剝離する。続いて、全面に膜厚600mm程度のBPSG膜3を堆積する。続いて、コンタクト拡散層8上以外を覆うパターンを有するフォトレジスト膜11kを形成する(第2図(g)

次に、フォトレジスト版11kをマスクにして BPSG膜3のエッチングを行ない、コンタクト 講10を形成する。続いて、フォトレジスト膜 11kを剝離した後、全面にWSi膜5を堆積し 〔第2図(h)〕、フォトリソグラフィ技術によ りこれをパターニングしてディジット線を形成 し、トレンチ型DRAMの記憶回路部が形成される。

本実施例は、第1の実施例より全体に平坦性が

良く、フォトレジスト膜パターンの形成及びエッチングにおいて第1の実施例より有利になる。 【発明の効果】


図面の簡単な説明


第1図(a)~(j)は本発明の第1の実施例を説明するための工程順断面図、第2図(a)~(h)は本発明の第2の実施例を説明するための工程順断面図である。


1…フィールド酸化膜、2…容量多結晶シリコ


代型人 弁理士 内 原 晋

特間平4-127468 (5)












特開平4-127468 (6)







d by subjecting a substrate to reactive sputter etching. Then